澜起科技首发CXL 3.2，国产存储龙头LPDDR6量产在即

高速互连与先进存储正同步迎来关键节点。澜起科技近日推出业界首颗支持CXL 3.2规范的CXL内存扩展控制器，进一步拓宽了服务器内存池化与弹性扩展的实现路径。同期，国产DRAM龙头长鑫存储（CXMT）在下一代低功耗内存LPDDR6上进入量产准备阶段，本土内存技术版图加速向高性能领域延伸。

澜起科技此次发布的CXL内存扩展控制器（MXC）严格遵循CXL 3.2标准，基于PCIe 6.0物理层，单通道速率提升至64 GT/s，与前代CXL 2.0相比带宽翻倍。该控制器支持多级交换结构、全局共享内存及增强的端到端数据完整性，可在不增加服务器CPU本地内存通道数的情况下，通过CXL接口直接扩展大容量DDR5内存池，显著降低大型数据中心在AI训练、内存数据库等负载下的TCO。澜起科技长期在内存接口及互连芯片领域占据主导份额，此次率先完成CXL 3.2控制器流片，印证其在下一代内存互连标准上的定义能力。

存储颗粒侧，长鑫存储的LPDDR6进度同样受关注。根据供应链消息，长鑫存储已完成LPDDR6器件验证，正在推进量产前的最终认证，预计不久即可提供工程样品与首批量产颗粒。LPDDR6依循JEDEC标准，IO速率起步即瞄准10 Gbps以上，高阶规格有望达到12.8 Gbps乃至更高，同时引入全新的时钟架构与动态电压频率调节策略，在保持高性能的同时显著优化待机与工作功耗。新颗粒主要面向新一代旗舰移动终端、边缘AI设备以及低功耗服务器，打破该领域长期被韩系、美系原厂独家供应的格局。

将CXL内存扩展控制器与国产LPDDR6/ DDR5颗粒结合，可为构建全栈本土内存解决方案提供底层支撑。CXL 3.2控制器将主机内存访问范围延伸至外部扩展柜，而高密度、低功耗的本土DRAM颗粒则为扩展柜内部构建高性价比内存池打下基础。这一组合尤其在智算中心高速互连、存算分离架构中具备现实价值，有助于系统集成商在通用算力与AI算力设施中引入更具弹性的内存资源配置。

当前，澜起科技的CXL 3.2控制器已启动向主要服务器平台厂商送样，长鑫存储的LPDDR6则即将完成客户导入。两大标志性进展共同反映出本土半导体在互连协议演进与先进存储工艺上的同步提速，将深刻影响下一代数据中心与智能终端的硬件架构选型。

CXL 3.2, 澜起科技, LPDDR6, 长鑫存储, 内存扩展